МИЭТ:ИЭМС. Консультационный центр.

Информация о пользователе

Привет, Гость! Войдите или зарегистрируйтесь.


Вы здесь » МИЭТ:ИЭМС. Консультационный центр. » Логическое проектирование » 2013 год. Новые курсовые по МСХТ ЦИС. 4 курс ИЭМС ЭКТ.


2013 год. Новые курсовые по МСХТ ЦИС. 4 курс ИЭМС ЭКТ.

Сообщений 1 страница 10 из 10

1

Открываю тему.

Варианты заданий опять новые, не совпадающие с предыдущими годами.
Но зато, по желанию "трудящихся", попроще.

Заодно поправил краткую методичку по выполнению работы - скачать.
Чего в методичке не хватает или неясно ищите здесь и в других темах форума.

Далее будут опубликованы некоторые пояснения к вариантам заданий 2013 года.

0

2

Варианты этого года вцелом упрощены по сравнению с предыдущими.
Отдельным товарищам достались вообще книжные варианты, защитить которые выше тройки будет сложнее, чем выполнить и защитить один из нижеследующих вариантов.

Итак, типовые варианты сезона 2013:
Тип 1. Счетчик с переключаемым модулем и направлением счета (+М1; -М2);
Тип 2. N-разрядный счётчик с переменным шагом (S1; S2);
Тип 3. Реверсивный счётчик с переменным модулем счета (M1, M2);
Тип 4. Делитель частоты с коэффициентом деления F и переменной длительностью импульса (P1; P2).

В одной группе не встречается одинаковых вариантов устройств, а в целом по потоку не должно быть одинаковых вариантов вообще. Т.к. требования ТЗ к технологии и быстродействию выбираются случайно. Хотя вероятность, что сгенерятся полностью идентичные варианты, все же есть.

Далее будут появляться более подробные пояснения к вариантам.
Хотя и не такие подробные, как в прошлом году, т.к. см. начало поста.

Что либо всегда можно уточнить тут, в Вк, по E-mail или просто в вечер пятницы.

0

3

В помощь вам в соседних темах уже расписаны:
1. Словари триггеров;
2. Типовые варианты прошлых лет;
3. Методика прямого синтеза управляющих функций триггеров многорежимных устройств по таблице истинности (метод исключения "лишних" состояний);
4. Метод управляемого сброса при синтезе счетчиков с неполным модулем счета;
5. Недостатки использования асинхронных входов для сброса устройства в исходное состояние.

0

4

Типовые варианты 1 и 3 этого года не заслуживают особого внимания, такие же устройства задавались в прошлом году смотрите в соседней теме.

Тип 1. Счетчик с переключаемым модулем и направлением счета (+М1; -М2).

Счетчик с двумя режимами - суммирующий с модулем счета М1 и вычитающий с модулем счета М2.
Есть одна проблема - вы сами должны определиться, что должен делать счетчик в случае, если переключение прозошло при текущем значении первого режима, не входящим в рабочий диапазон значений второго режима.
И тут есть несколько решений. Некоторые простые, но плохие. А некотрые сложнее по схеме, но зато хорошо сказываются на надежности.

Тип 3. Реверсивный счётчик с переменным модулем счета (M1, M2).

Тут тоже все ясно. Почти то же самое, что и Тип 1, но в каждом из двух заданных модулей счета счетчик может быть настроен, как на суммирование, так и на вычитание.
Проблема с переключением режимов та же, что и в Типе 1.

Дополнительно уточню, что в задании подразумевается двоичное кодирование выходного числа.
Диапазон чисел должен быть неразрывным (т.е. монотонным с шагом суммирования/вычитания 1) и начинаться с 0 для суммирования или с М-1 для вычитания.

0

5

Тип 2. N-разрядный счётчик с переменным шагом (S1; S2).

Имеется в виду счетчик с ограниченным числом разрядов выходного числа.
Шаг счетчика означает величину арифметической разности двух соседних чисел последовательности.

Например, суммирование с шагом 3 приведет к такой последовательности выходных чисел {0; 3; 6; 9; 12; 15; 18; 21; 24; 27; 30; 33; 36; 39 ...}.
Но т.к. разрядность счетчика ограничена, то старшие разряды двоичных чисел приведенной последовательности будут "забываться".

Например, та же последовательность (см. выше) при разрядности счетчика N=3 превратится в следующую {0; 3; 6; 1; 4; 7; 2; 5; 0; 3; 6; 1; 4; 7 ...}

А вот то же самое в двоичной системе (символ "|" отделяет "забываемые" разряды).

0 0 0 | 0 0 0     -  0
0 0 0 | 0 1 1     -  3
0 0 0 | 1 1 0     -  6
0 0 1 | 0 0 1     -  9
0 0 1 | 1 0 0     - 12
0 0 1 | 1 1 1     - 15
0 1 0 | 0 1 0     - 18
0 1 0 | 1 0 1     - 21
0 0 0 | 0 0 0 *  - 24
0 1 1 | 0 1 1     - 27
0 1 1 | 1 1 0     - 30
1 0 0 | 0 0 1     - 33
1 0 0 | 1 0 0     - 36
1 0 0 | 1 1 1     - 39
...
Звездочкой отмечен момент, когда последовательность начинает повторяться.

В этом варианте тоже есть степень свободы, связанная с поведением устройства при переключении режима.
Можно самостоятельно выбрать должен или не должен происходить сброс устройства в исходное состояние при переключении режима.

NEW! Важно Переменный шаг означает, что у устройства должно быть два режима. В одном при каждом переключении к выходному числу добавляется S1, в другом режиме постоянно добавляется S2.

(0+s1+s2+s1+s2+s1+s2+s1+s2... - неверно)

0

6

Тип 4. Делитель частоты с коэффициентом деления F и переменной длительностью импульса (P1; P2).

Отличие данного варианта от простого делителя частоты в том, что длительность  единичного импульса в периоде выходого сигнала задана строго.
И режимы работы отличаются именно длительностью импульса.

Отношение периода сигнала к длительности, которую в нем занимает "единица" называется скважностью сигнала.

Например, у тактового сигнала с равными длительностями нуля и единицы скважность равна 2.

Приведу для примера выходные сигналы делителя частоты на пять с двумя различными длительностями имульса 1 и 3:

01 01 01 01 01 | 01 01 01 01 01 | 01 01 ... CLK
11 00 00 00 00 | 11 00 00 00 00 | 11 00 ... OUT_1
11 11 11 00 00 | 11 11 11 00 00 | 11 11 ... OUT_3          Черта отмечает период выходного сигнала.

Видно, что пяти периодам CLK соответствует один период OUT = деление частоты на пять.

0

7

Обращаю внимание, что в этом году никаких принудительных чередований режимов не задавал.

Т.е. режимом должен управлять дополнительный внешний сигнал, причем асинхронный.
При его изменении, уже на следующем такте устройство должно переключиться на набор состояний нового режима.

0

8

Важно!!!

В варианте с делителем частоты с изменяемой длительностью импульса на выходном сигнале не должно быть паразитных импульсов гонок и соревнований сигналов.

Т.е. если выходной импульс заданной длительности формируется оконечным комбинационным блоком, то надо проследить, чтобы там не возникали гонки сигналов.
А если они возникают, то задавить их. Например дополнительным D-триггером, работающим по противоположному фронту.

0

9

Дублирую из соседней темы.

элементы библиотеки стандартной логики 74НС

По просьбам трудящихся. ЭЛЕМЕНТЫ ЦИФРОВЫХ БИБЛИОТЕК 74-х СЕРИЙ

(все элементы для библиотек 7400, 74НС, 74АС, 74НСТ, 74АСТ (...) с одинаковыми номерами должны совпадать по назначению), хх - индекс серии микросхем, ! - инверсия

триггеры
   74 хх 76 - трриггер JK, срабатывающий по срезу с асинхронными инверсными сбросом и установкой
   74 хх 73 - трриггер JK, срабатывающий по срезу с асинхронным инверсным сбросом
   74 хх 74 - трриггер DC, срабатывающий по фронту с асинхронными инверсными сбросом и установкой

стандартные вентили
   74 хх 00 - 2-и-не
   74 хх 02 - 2-или-не
   74 хх 04 - инвертор
   74 хх 08 - 2-и
   74 хх 10 - 3-и-не
   74 хх 11 - 3-и
   74 хх 27 - 3-или-не
   74 хх 32 - 2-или
   74 хх 86 - 2-входовое исключающее или (оно же XOR2, оно же f=a⊕b)
   74 хх 51 - и-или-не (f=!(ab+cd)   или f=!(a+b)(c+d), лично не проверял)
   74 хх 4075 - 3-или
   74 хх 7266 - 2-входовое исключающее или-не (оно же XNOR2, оно же f=!(a⊕b))

стандартные комбинационные блоки
   74 хх 46А, 47А, 48, 49 - дешифратор семисегментного индикатора
   74 хх 151 - мультиплексор 8-в-1 с входом разрешения
   74 хх 152 - мультиплексор 8-в-1 без входа разрешения
   74 хх 153 - два мультиплексора 4-в-1 в одом блоке
   74 хх 157 - четыре мультиплексора 2-в-1 в одом блоке
   74 хх 158 - четыре мультиплексора 2-в-1 в одом блоке с инверсным выходом
   74 хх 238 - дешифратор/демультиплексор 3-в-8
   74 хх 239 - дешифратор/демультиплексор 2-в-4

и многое многое другое
   регистры, счетчики, дес. счетчики, приоритетные шифраторы, триггеры-защелки (синхр. уровнем), ....

Если на JK триггер подавать управляющие функции, разработанные для RS триггера, то работать должно правильно.
Триггер TV можно сделать из JK простым объединением входов J и K. J=K=V, С=Т.

Итого моделируете логику, пользуясь готовым триггером. А потом, когда определитесь с выбором схемы реализации своего собственного триггера, останется только проверить, что все верно)

0

10

ВНИМАНИЕ!
Схемы, построенные с использованием триггеров из библиотек стандартной логики (74хх76, 74хх73, 74хх74) могут оказаться крайне чувствительны к гонкам сигналов. Что выражается в частичной неработоспособности устройства.

Взамен них можно использовать триггеры библиотеки цифровых примитивов "digprim.slb": DFFRS, JKFFRS, RSFFRS, TFFRS (в TFF вход T выполняет роль V входа TV-триггера, а вход CLK - аналог его T входа ).
Идеальные примитивы также не гарантируют безупречной работы.
Самый надежный вариант - собрать свой собственный триггер на стандартных вентилях 74-х серий.

0


Вы здесь » МИЭТ:ИЭМС. Консультационный центр. » Логическое проектирование » 2013 год. Новые курсовые по МСХТ ЦИС. 4 курс ИЭМС ЭКТ.